Zásady návrhu a úvahy o výběru pro zlomkové frekvence v krystalových oscilátorech
Při návrhu hardwarových hodinových systémů se inženýři často setkávají s třídou zdánlivě „nepravidelných“ frekvencí krystalového oscilátoru, jako je 11,0592 MHz, 3,579545 MHz a 19,6608 MHz. Tyto frekvence s desetinnými složkami nejsou voleny libovolně, ale jsou nevyhnutelným výsledkem úvah o návrhu založených na komunikačních protokolech, frekvenčních -omezeních dělení a požadavcích na reverzní-úroveň systému. Tento článek vychází ze základních principů a analyzuje logiku generování dílčích frekvencí a poskytuje praktické metody screeningu pro výběr komponent.
- Základní logika návrhu zlomkových frekvenčních bodů
Jako zdroj systémových hodin je volba frekvence krystalového oscilátoru vždy přizpůsobena tak, aby splňovala přesné požadavky na časování následných digitálních obvodů (jako jsou PLL, děliče a sériová komunikace). Vznik zlomkových frekvenčních bodů primárně pramení z následujících čtyř typů konstrukčních omezení:
1. Přizpůsobení UART Integer Division pro zajištění chybových{1}}volných sériových přenosových rychlostí
Sériová přenosová rychlost je odvozena ze systémových hodin celočíselným dělením podle následujícího vzorce: Přenosová rychlost=Hodinová frekvence / Dělící faktor
Aby bylo možné přesně generovat standardní přenosové rychlosti (například 9600, 19200 nebo 115200 bps), musí být hodinová frekvence beze zbytku dělitelná dělitelem. Vezměme si jako příklad 1,8432 MHz po dělení 16násobného převzorkování:
1,8432 MHz ÷ 16=115.2 kHz, což se rovná 115 200 bps.
Podobně 11,0592 MHz a 19,6608 MHz jsou 6krát a 10,666…krát 1,8432 MHz, v tomto pořadí (ve skutečnosti 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… vyžaduje PLL), ale je běžnější je používat přímo jako interní hodinový ovladač, jako je mikrokontrolér,{10} MCU UART dělič pro generování všech standardních přenosových rychlostí prostřednictvím dělení. Pokud je zvolena celočíselná frekvence 20 MHz, nelze ji rovnoměrně vydělit 115 200, což má za následek kumulativní chybu a způsobuje chyby rámce nebo ztrátu paketů.
2. Podpora architektury dělení binární frekvence-zjednodušuje návrh stromu hodin
Frekvence jako 20,48 MHz, 10,24 MHz a 5,12 MHz lze všechny vyjádřit jako 2ⁿ × 10 kHz (např. 20,48 MHz=2048 × 10 kHz). Po kaskádování těchto frekvencí pomocí binárního frekvenčního dělení lze vygenerovat domény sub{11}}hodin, jako je 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz a tak dále. Tento přístup je dobře{17}}vhodný pro implementaci frekvenčního dělení pomocí binárních čítačů nebo posuvných registrů. Výsledkem je jednoduchá obvodová struktura s dobře{18}}definovanými fázovými vztahy a konzistentními časovými rezervami mezi různými frekvenčně{19}}rozdělenými hodinami. Tyto frekvence se běžně používají jako základní frekvence v průmyslových DSP, PLC a servopohonech.
3. Syntetizováno pomocí PLL, aby splňovalo-vysokorychlostní komunikaci a standardy vzorkování zvuku a videa
Moderní SoC, optické moduly a videoprocesory obsahují PLL, které obvykle používají standardní celočíselné frekvence (jako je 25 MHz nebo 24 MHz) jako referenční a poté generují specifické ne-standardní frekvence celočíselným dělením nebo násobením nebo zlomkovým dělením. Mezi typické příklady patří:
74,25 MHz: Vzorkovací takt videa s vysokým-rozlišením definovaný standardem SMPTE, používaný pro formáty jako 1080i a 720p;
33,1776 MHz: Běžně se vyskytuje v audio kodecích a širokopásmových RF frontendech; při použití s PLL může přesně generovat rodiny vzorkovací frekvence zvuku 44,1 kHz nebo 48 kHz;
25,000625 MHz: Některé ethernetové PHY používají 25 MHz hodiny s dílčím PLL pro generování přesné 125 MHz sériové datové rychlosti pro podporu rychlosti linky 1 Gb/s (všimněte si, že v praxi se běžně používají celočíselné násobky 25 MHz; toto je zde uvedeno pouze pro ilustrativní účely).
Je třeba poznamenat, že zlomkové frekvenční dělení zavádí deterministický jitter a rušivé signály. U aplikací citlivých na fázový šum by měly být upřednostněny cílové frekvence, které lze získat přímo celočíselným frekvenčním dělením, nebo použití nízkošumových PLL s vhodně konfigurovanou šířkou pásma smyčky.
4.Dodržování historických průmyslových protokolů a úvah o EMC
Historické protokoly: USB 2.0 specifikuje 48 MHz vysokorychlostní-takty; Ethernet MAC používají 25 MHz nebo 125 MHz; a hodiny reálného{5}}času (RTC) pracují na 32,768 kHz (2¹⁵ Hz). Tyto frekvence byly stanoveny, když byly stanoveny normy, a od té doby byly přijaty v celém průmyslovém řetězci a staly se de facto standardy.
Elektromagnetická kompatibilita (EMC): Harmonické vyšší-řády celočíselných frekvencí se mohou překrývat s napájecími, vysokofrekvenčními nebo bezdrátovými komunikačními pásmy a způsobovat rušení. Volba frekvence oscilátoru s frakční složkou může rozptýlit nebo posunout harmonickou energii, a tím snížit rizika EMI a snížit náklady na filtrování a stínění.
- Další klíčové faktory při výběru krystalového oscilátoru
Kromě hodnoty frekvence jsou pro výběr stejně důležité následující inženýrské faktory:
Fázový šum a chvění
Přestože PLL dokážou syntetizovat jakoukoli frekvenci, zlomkové frekvenční dělení výrazně snižuje-fázový šum a náhodný jitter. Pro aplikace, jako jsou vysokorychlostní optické moduly, milimetrové{3}}vlnové radary nebo 5G fronthaul, se doporučuje přímo vybrat krystalové oscilátory s nativními frekvencemi, které splňují specifikace fázového šumu, aby se později předešlo nedostatečným rezervám integrity signálu.
Dodací lhůta a náklady
Ne-standardní nebo vlastní frekvence obvykle vyžadují dlouhé dodací lhůty a vyžadují vysoké technické náklady. V rámci přijatelných výkonových limitů by měly být upřednostněny průmyslové-standardní frekvence (jako jsou běžné celočíselné frekvence jako 25 MHz, 27 MHz, 40 MHz a 50 MHz, stejně jako standardní dílčí frekvence uvedené v tomto článku), aby se zkrátil cyklus výzkumu a vývoje a řídily se náklady na kusovník.
Kompatibilita s domácími náhradníky
V současné době domácí výrobci křemenných krystalových oscilátorů pokrývají drtivou většinu běžně používaných celočíselných a zlomkových standardních frekvencí. Při výběru zařízení se zaměřte na stabilitu zdroje, teplotní charakteristiky (např. ±10 ppm a ±20 ppm) a parametry zátěžové kapacity, abyste zajistili kompatibilitu s požadavky na hodinový vstup čipu hostitelského řadiče.
- Praktická doporučení pro výběr
První,určit omezení systémových hodin: Uveďte přesné taktovací frekvence požadované všemi periferními zařízeními (UART, I2S, SPI, Ethernet, USB, Video) a jejich přípustné chybové rozpětí.
Odvoďte základní frekvenci krystalového oscilátoru obráceně:Pokud má mikrokontrolér vestavěný -in PLL, vyberte referenční krystalový oscilátor schopný generovat cílové frekvence prostřednictvím celočíselných nebo nízkých -zlomkových poměrů dělení. Upřednostněte frekvence s dělicím poměrem menším než 100 a jmenovatelem, který je mocninou 2.
Ověřte chybu dělení: Vypočítejte, zda je chyba dělení menší než maximální odchylka přenosové rychlosti/vzorkovací rychlosti povolená periferními zařízeními (obvykle < ±2 %).
Posoudit riziko EMI:Proveďte spektrální analýzu-vysokofrekvenčních harmonických; v případě potřeby vyberte frekvenční bod, který se odchyluje od harmonických{1}}řádů celého čísla.
Zvažte dostupnost a cenu: Při splnění požadavků na výkon vyberte model s dostatečnou dostupností na trhu a typ balení (např. HC-49S, SMD 3,2 × 2,5 mm), který splňuje požadavky výroby.